칩렛(Chiplet)이란?
칩렛(Chiplet)이란 무엇인가?
칩렛(Chiplet)은 Processor를 구성하는 작은 구성 단위 혹은 IP(Intellectual property) Block 단위이며 레고 블록과 유사하다고 할 수 있습니다. 각기 다른 기능을 수행하는 여러 칩렛을 Building Block으로 해서 프로세서를 만드는 기술이죠. 이와 비슷한 개념으로는 MCM(multi chip module)이 있는데, MCM은 하나의 단위 칩이 독립적으로 동작할 수 있도록 모든 기능이 들어가 있고 칩렛은 각 칩렛이 단위칩으로 동작할 수 없다는 차이가 있습니다. 아래 그림에서 확인할 수 있듯이 가운데 MCM의 경우에는 하나의 CPU가 4개의 Die로 구성되어 있으며 각 Die가 독립적으로 동작할 수 있도록 연산을 담당하는 Core complex, IO 등이 포함되어 있습니다. 하지만 오른쪽의 Chiple의 경우는 연산을 담당하는 CPU Die와 외부 입출력을 담당하는 I/O Die가 분리되어 있습니다.
칩렛(Chiplet)은 왜 도입되었는가?
칩렛은 기존 단일(Monolithic) 칩의 성능 한계 및 높은 비용을 극복하기 위해 등장했습니다. 아래 장에서 어떻게 칩렛이 프로세서의 성능 향상과 생산(개발) 비용을 절감하는지 말씀드리겠습니다.
칩렛의 성능 효과 - Reticle Size 제약에 따른 성능 한계 극복
칩렛은 여러 칩이 결합된 형태이기 때문에 Reticle Size 제약으로 인한 단일 칩의 성능 증가 한계를 극복할 수 있습니다. 단일(Monolithic) 칩이란 전체 Processor가 하나의 Chip으로 구성된 것으로써 과거 AMD CPU가 이러한 방식으로 만들어졌으며 현재 엔비디아의 A100 GPU도 단일 칩으로 만들어집니다. 최근 Reticle 크기의 제약 때문에 단일 칩의 성능 한계가 나타나고 있습니다. Reticle이란 반도체 생산시 사용되는 Photo Mask입니다. 반도체 생산 과정은 웨이퍼 위에 산화막을 형성(산화 공정)한 뒤 그 위에 전자회로를 그려 넣고(포토 과정) 이에 맞추어 식각 및 배선 생성 과정을 거칩니다 (더 자세한 반도체 생산 공정을 알고 싶으신 분은 삼성전자 반도체 이야기를 참고하세요). Reticle(Photo Mask)는 아래 그림과 같이 포토 과정에서 전자회로를 그리는데 활용되는 일종의 그림판이라고 보시면 됩니다.
그런데 Reticle의 최대 크기가 800mm^2를 조금 넘는 수준이라 이보다 더 큰 칩을 만들어 내기는 거의 불가능합니다. 거의 불가능하다라고 말한 이유는 이론적으로 여러 개의 Reticle을 이용해 하나의 커다란 Chip을 만들 수는 있지만 nm 수준의 회로 도면에서 양 Reticle이 맞닿는 부분을 정확히 맞추기는 어렵기 때문입니다. Processor 칩의 성능을 향상시키는 방법은 설계 관점에서 Architecture의 혁신도 있지만 기본적으로 많은 수의 Transistor를 넣는 것이며 이를 위해서는 넓은 면적의 Chip이 필요합니다. 아래 그림과 같이 AMD와 엔비디아 모두 Processor 성능 향상을 위해 지속적으로 Chip size를 증가시켜 왔으며 엔비디아의 경우 한계선인 800mm^2 근처에 다다른 상황입니다. 따라서 전체 Chip size를 증가시키기 위해 여러 칩을 결합하는 칩렛이 등장하게 되었습니다.
칩렛의 비용 효과 - Chip Size 증가에 따른 수율 저하 극복
생산 비용 관점에서는 큰 1개의 Chip보다 여러 개의 작은 Chip 생산 수율이 높아 유리합니다. 반도체 생산시 웨이퍼 안의 모든 회로가 완벽하게 설계대로 구현될 수는 없습니다. 어느 정도 수준의 결함(Defect) 회로가 있을 수 밖에 없죠. 예를 들어 1개의 웨이퍼에서 결함이 있는 회로가 50개이고 이 결함이 잘 퍼져있다고 가정하겠습니다. 만약 1개의 웨이퍼에서 커다란 칩 100개를 생산한다고 하면 이 웨이퍼의 수율은 50%(50/100)입니다 (결함율 50%). 하지만 작은 칩 1000개를 생산한다면 웨이퍼의 수율은 95%(950/1000)로 상승합니다 (결함율 5%). 물론 너무 작게 칩을 생산하면 생산성이 떨어지는 단점이 있지만 단순 비교차 본다면 위 예와 같습니다. 이러한 이유에서 아래 그림과 같이 칩 사이즈가 커짐에 따라 수율이 매우 빠르게 감소하며 칩렛 대비 단일(Monolithic) 칩 생산 방식에서 수율 하락 폭이 큰 것을 알 수 있습니다. 수율은 곧 제조 원가이기 때문에 칩렛이 비용 관점에서 유리합니다.
칩렛의 성능 & 비용 효과 - IP Block별 최적 Design 및 Process node 적용
Chiplet은 IP Block 별로 칩을 분리할 수 있기 때문에 성능과 비용 측면에서 유리합니다. 아래 그림은 TSMC가 발표한 3nm의 5nm 대비 Transistor 집적도 증가율이며 연산과 관련된 Logic은 집적도 증가율이 높지만 메모리 역할을 하는 SRAM과 PMIC(power management integrated chip) 같은 Analog는 집적도 증가율이 매우 낮은 것을 확인할 수 있습니다. 5nm에서 3nm로 전환함에 따라 웨이퍼 가격은 50% 이상 증가할 것으로 예상되는데 (기존 7nm에서 5nm 변경시 약 50% 상승) 많은 돈을 들이더라도 SRAM과 Analog는 집적도 측면에서 효과를 못 본다는 이야기입니다 (물론 Power saving 효과가 있기는 합니다). 따라서 CPU Core와 같은 Logic은 집적도 증가 효과가 있는 최신(3nm) 공정을 적용하고 SRAM과 Analog는 구 공정(예: 7 or 12nm)를 적용해서 전체적인 칩의 생산 원가를 낮출 수 있습니다. 또한 칩렛 적용시 레고처럼 IP Block을 조립/통합할 수 있으므로 각각의 IP Block을 독립적으로 설계할 수 있으므로 설계 시간 및 비용을 절감할 수 있습니다.
칩렛(Chiplet)은 어떻게 활용되고 있는가? - 대표 사례 : AMD 3D Chiplet
칩렛을 가장 적극적으로 활용하고 있는 기업은 AMD입니다. 19년 출시된 Zen2에서 각 IP Block을 다른 칩으로 구성하는 Chiplet을 적용했죠. Zen2를 활용하여 AMD는 CPU의 성능을 크게 향상시켰고 생산과 관련된 비용도 절감할 수 있었습니다. Zen2가 여러 Chiplet을 2차원 평면에서 결합했다면 21년에는 3D로 Chiplet을 결합하는 V-Cache도 포함했습니다. CPU 설계시, 데이터를 많이 사용하는 응용에서는 고용량 SRAM에 대한 요구가 끊임없이 있었습니다. 하지만 칩 면적의 한계 때문에 SRAM을 늘리지 못했는데 CPU 위에 SRAM을 놓음으로써 면적 한계를 극복하는 모습을 보였습니다. 이러한 AMD의 움직임에 대응하기 위해 Intel도 최근 21년 발표한 Ponte Vecchio에서 Chiplet을 적용했습니다.
칩렛(Chiplet) 구현 담당자 - Foundry & OSAT
마지막으로 칩렛의 구현과 관련하여 가장 중요한 역할을 하는 Foundry와 OSAT 업체에 대해 이야기하고자 합니다. 잘 아시는 바와 같이 Foundry는 칩 디자인을 고객으로부터 받아 위탁 생산해주는 역할을 담당하며 OSAT(outsourced semiconductor and test)은 만들어진 칩이 정상적으로 작동하는지 Test하고 Chip을 Board위에 결합(Packaging)하는 역할을 합니다. 칩렛 시대로 들어감에 따라 칩렛 사이의 연결이 중요해지고 OSAT의 역할이 점점 커질 수 밖에 없는 상황이죠. 또한 TSMC는 Foundry로 시작했지만 지금은 어떠한 업체보다도 높은 수준의 칩렛의 연결 기술을 갖고 있는 OSAT 업체이기도 합니다. 따라서 앞으로 칩렛 시대로 전환됨에 따라 Foundry 및 OSAT 업체의 중요성이 점차 높아질 것으로 예상됩니다.